115/08/07

(五)

9:30-17:30

1. FPGA工具介紹、安裝與使用及如何使用電路模擬：介紹AMD Xilinx 之FPGA/CPLD開發工具 Vitis / Vivado
2. 階層模組觀念(Hierarchical Modeling Concepts)設計方法
3. Verilog HDL語法協定( Lexical conventions)：資料型態(data types)、記憶體(Memories)、系統任務(system tasks)、編譯命令(compiler directives)
4. Verilog HDL 模組與輸出入埠(Modules and Ports)：模組(Module definition)，輸出入埠(port declaration, connecting ports)、階層化取名(hierarchical name referencing)
5. 邏輯合成(Logic Synthesis)、邏輯閘層次模型(Gate-Level Modeling)

115/08/14 (五)

9:30-17:30

1. Verilog HDL資料處理模型(Dataflow Modeling)：持續指定(Continuous assignments)、延遲(delay specification)、運算式(expressions)、運算子(operators)、運算元(operands)、運算子種類(operator types)
2. Verilog HDL行為模型( Behavioral Modeling)：結構化程序(Structured procedures)、initial 及always敘述、程序指定(阻礙指定blocking 及無阻礙指定nonblocking statements)、時序控制(delay control, event control)、條件敘述(conditional statements)、多路徑分支(multiway branching)、迴圈(loops)、循序與平行區塊(sequential and parallel blocks)
3. Verilog HDL 任務(Tasks)與函數(Functions) : 函數(Functions)、任務(Tasks)、Assignment

115/08/21 (五)

9:30-17:30

1. 演算法狀態機(Algorithmic State Machine)、有限狀態機(Finite State Machine)：Moore FSM、Mealy FSM and Modeling。
2. Verilog HDL 時序及遲延(Timing and Delays)、Verilog HDL 時序仿真(Timing Simulation)
3. Verilog generate / endgenerate statement (genvar、localparam、generate if、generate for、generate case)
4. Verilog HDL有用之程式技巧(Useful Modeling Techniques)：程序持續指定(assign與deassign 及 force與release)，參數(parameter) and 複寫參數(defparam, module instance)，條件式的編譯與執行，時間刻度(Time Scales) ，有用的系統任務: File ($fopen,$fdisplay,…)、隨機亂數產生器(Random Number Generation)、VCD File

115/08/28 (五)

9:30-17:30

1. FPGA晶片內建記憶體 (In-System Memory)、Memory Synchronous/Asynchronous Read/Write，Synchronous FIFO and Asynchronous FIFO
2. 【IP-Core設計應用】：Verilog IP-Core(Intellectual Property Core)<
   • 添加設計和發布IP-Core (Adding design and publish IP-Core)
   • 如何添加AMD Xilinx的IP-Core (How to adding AMD Xilinx's IP-Core: such as General-purpose input/output, PLL, Timer, RAM, ROM, UART, I2C, SPI...)
   • 如何移植OpenCores (How to Porting OpenCores: such as UART IP)
3. 設計除錯(Design Debugging)：ILA IP、Timing Analyzer

115/09/11

(五)

9:30-17:30

1. AMD Xilinx Vision / xfOpenCV 簡介
2. Using the Vitis vision Library
3. Getting Started with Vitis Vision(xfOpenCV): Vitis Design Methodology & Host Code with OpenCL
4. Introduction Wrappers around HLS Kernel(s) & xf::cv::Mat class
5. Introduction Stream Based Kernels: xf::cv::Array2xfMat()、xf::cv::xfMat2Array()
6. Vitis vision Library API Reference、圖像的基本操作(Basic Operations on Images)
7. First Vitis Vision Application: Dilation Accel、Design Examples Using Vitis Vision Library

115/09/18 (五)

9:30-17:30

1. 重要GUI操作：圖像的算術運算(Arithmetic Operations on Images)、效能測量和改進技術(Performance Measurement and Improvement Techniques)
2. 圖像處理(Image Processing)-1：更改顏色空間(Changing Colorspaces)、圖像的幾何變換(Geometric Transformations of Images)、圖像閾值(Image Thresholding)

115/10/02 (五)

9:30-17:30

1. 圖像處理(Image Processing)-2：平滑圖像(Smoothing Images)、形態轉換(Morphological Transformations)、圖像漸變(Image Gradients)、圖像金字塔(Image Pyramids)、輪廓(Contours)、直方圖(Histograms)、圖像變換(Image Transforms)、模板匹配(Template Matching)
2. 特徵檢測和描述(Feature Detection and Description)

115/10/16 (五)

9:30-17:30

1. 視頻分析(Video Analysis)
2. 機器學習(Machine Learning)：支持向量機(Support Vector Machines (SVM)
3. 計算攝影(Computational Photography)：圖像去噪(Image Denoising)、圖像修復(Image Inpainting)
4. 物體檢測(Object Detection)
5. Zynq FPGA移植測試

早鳥優惠

(課前三週繳費)

團報優惠

(三人以上)

23,000/人

21,700/人